Multiprocesorový 3D čip

|

Ved­com z Mic­roelec­tro­nics Sys­tems La­bo­ra­to­ry (LSM) na Éco­le Po­ly­tech­nique Fé­dé­ra­le de Lau­san­ne (EPFL) sa po­da­ri­lo vy­vi­núť vy­so­ko­vý­kon­nú a spo­ľah­li­vú vý­rob­nú me­tó­du, po­mo­cou kto­rej do­ká­žu vy­ro­biť pro­to­ty­py 3D či­pov po­zos­tá­va­jú­cich z troch a viac mik­rop­ro­ce­so­rov ulo­že­ných ver­ti­kál­ne na se­ba a nav­zá­jom pre­po­je­ných ver­ti­kál­ny­mi sig­ná­lo­vý­mi ces­ta­mi.

Pre­nos dát me­dzi vrstva­mi 3D či­pu za­bez­pe­ču­je nie­koľ­ko sto­viek a po­ten­ciál­ne až ti­sí­cok mi­nia­túr­nych ver­ti­kál­nych me­de­ných vo­di­čov s hrúb­kou iba 50 µm. Vo­di­če pre­chá­dza­jú mik­root­vor­mi naz­va­ný­mi Through-Si­li­con-Vias (TSV) vy­tvo­re­ný­mi do kre­mí­ko­vé­ho substrá­tu kaž­dej vrstvy 3D či­pu.

Vý­ho­dou ta­kej­to konštruk­cie je, že vďa­ka ver­ti­kál­nym vo­di­čom zmen­šu­je dĺžky pre­po­je­ní me­dzi pro­ce­sor­mi a zvy­šu­je tak rých­losť pre­no­su dát. Sig­ná­lo­vé ces­ty za­be­ra­jú na kaž­dom z „pos­cho­dí" 3D či­pu me­nej mies­ta a uvoľ­ňu­jú tak pries­tor pre in­teg­ro­va­nie väč­šej pa­mä­te ale­bo väč­šie­ho množ­stva pro­ces­ných ele­men­tov, čím umož­ňu­jú ďal­šie zvy­šo­va­nie pa­mä­ťo­vej ka­pa­ci­ty a vý­poč­to­vé­ho vý­ko­nu či­pov.

Vý­rob­ná me­tó­da je kom­pa­ti­bil­ná s CMOS čip­mi a umož­ňu­je aj he­te­ro­gén­nu in­teg­rá­ciu, keď jed­not­li­vé vrstvy 3D či­pu mô­žu byť vy­ro­be­né roz­diel­ny­mi vý­rob­ný­mi tech­no­ló­gia­mi.

Vedci vyrobili multiprocesorový 3D čip